SR flip flop je 1-bitni memorijski bistabilni uređaj koji ima dva ulaza, tj. SET i RESET. Ulaz SET 'S' postavlja uređaj ili daje izlaz 1, a ulaz RESET 'R' resetira uređaj ili proizvodi izlaz 0. Ulazi SET i RESET označeni su kao S i R , odnosno.

SR flip flop je kratica za 'Set-Reset' flip flop. Ulaz za resetiranje koristi se za vraćanje bistabila u njegovo izvorno stanje iz trenutnog stanja s izlazom 'Q'. Ovaj izlaz ovisi o postavljenim i resetiranim uvjetima, koji su ili na logičkoj razini '0' ili '1'.

NAND gate SR flip flop je osnovni flip flop koji daje povratnu informaciju s oba svoja izlaza natrag na svoj suprotni ulaz. Ovaj sklop se koristi za pohranjivanje jednog bita podataka u memorijski krug. Dakle, SR flip flop ima ukupno tri ulaza, tj. 'S' i 'R', te strujni izlaz 'Q'. Ovaj izlaz 'Q' povezan je s trenutnom poviješću ili stanjem. Pojam 'flip-flop' odnosi se na stvarni rad uređaja, budući da se može 'okrenuti' u stanje logičkog postavljanja ili 'flopnuti' natrag u stanje suprotnog logičkog resetiranja.

NAND Gate SR flip-flop

Možemo implementirati set-reset flip flop spajanjem dva unakrsno spregnuta 2-ulazna NAND vrata zajedno. U krugu SR flip flop, od svakog izlaza do jednog od ostalih ulaza NAND vrata, povezana je povratna informacija. Dakle, uređaj ima dva ulaza, tj. Set 'S' i Reset 'R' s dva izlaza Q odnosno Q'. Ispod je blok dijagram i dijagram strujnog kruga S-R flip flopa.

Blok dijagram:

Kružni dijagram:

Postavljeno stanje

U gornjem dijagramu, kada je ulaz R postavljen na lažno ili 0, a ulaz S postavljen na istinito ili 1, NAND vrata Y imaju ulaz 0, što će proizvesti izlaz Q' 1. Vrijednost Q' je prešao na NAND vrata 'X' kao ulaz 'A', a sada su oba ulaza NAND vrata 'X' 1 (S=A=1), što će proizvesti izlaz 'Q' 0.

Sada, ako se ulaz R promijeni u 1 sa 'S' ostaje 1, ulazi NAND vrata 'Y' su R=1 i B=0. Ovdje je jedan od ulaza također 0, tako da je izlaz Q' 1. Dakle, sklop flip-flopa je postavljen ili zaključan s Q=0 i Q'=1.

java usporedba

Ponovno stanje

Izlaz Q' je 0, a izlaz Q je 1 u drugom stabilnom stanju. Zadano je s R =1 i S = 0. Jedan od ulaza NAND vrata 'X' je 0, a njegov izlaz Q je 1. Izlaz Q prelazi na NAND vrata Y kao ulaz B. Dakle, oba ulaza u NAND vrata I su postavljeni na 1, stoga je Q' = 0.

Sada, ako se ulaz S promijeni u 0, a 'R' ostaje 1, izlaz Q' će biti 0 i nema promjene u stanju. Dakle, stanje resetiranja sklopa flip flop-a je zaključano, a akcije postavljanja/poništavanja definirane su u sljedećoj tablici istine:

Iz gornje tablice istine možemo vidjeti da kada su ulazi 'S' i reset 'R' postavljeni na 1, izlazi Q i Q' će biti 1 ili 0. Ti izlazi ovise o stanju ulaza S ili R prije postoji ulazni uvjet. Dakle, kada su ulazi 1, stanja izlaza ostaju nepromijenjena.

Stanje u kojem su oba ulazna stanja postavljena na 0 smatra se nevažećim i mora se izbjegavati.